PianoMatrice

PianoMatrice

Piano di rivelazione MuonScope con 16 fotodiodi VBPW34S in matrice 4×4 a passo 10 mm, per il bus MIKILAB REV5.1. È la scheda definitiva del piano: i valori del front-end trovati sperimentalmente con il PianoTest si inseriscono come variabili di progetto.

Progetto KiCad 10: PianoMatrice.kicad_pro. Schema esportato in PianoMatrice-schema.pdf. Generatori Python in generatori/.

Variabili da determinare sperimentalmente

Si impostano in File → Impostazioni progetto → Variabili di testo e si aggiornano schema, distinta materiali e serigrafia di tutti i 16 canali.

Ogni canale ha anche una piazzola DNP in parallelo a Rf (Rf2) e una in parallelo a Cf (Cf2), per le prove.

Fogli

Mappa degli indirizzi del piano (74HC138)

Sequenza di un evento

1. Uno o più comparatori scattano: i latch memorizzano i canali e i picchi tengono l'ampiezza.
2. HIT_ANY sale e genera un impulso di ~170–200 ns su HIT#. È un solo fronte per evento: gli impulsi dei piani colpiti dalla stessa particella si sovrappongono.
3. Il master marca il tempo del fronte e legge da ogni piano la mappa dei colpi (Y5).
4. Per ogni canale colpito il master imposta il mux (Y7) e converte il picco (Y0).
5. Infine azzera latch e picchi con un accesso a Y3.

Scelte

• OPA4140 al posto dell'OPA4172. Ingresso JFET: rumore di corrente trascurabile e 10 pA massimi di corrente di polarizzazione. Rumore di tensione 5,1 nV/√Hz contro 7, quindi ENC serie circa −25 %. 11 MHz di banda, uscita rail-to-rail. Il quad copre preamplificatore e shaper di due canali.
• Shaper a uno stadio ×50. Si risparmia un operazionale per canale. Con 11 MHz la banda a guadagno 50 è ~200 kHz, compatibile con τ = 1 µs.
• Peak hold con l'ingresso invertente sul condensatore. L'OPA2365 ha 0,2 pA di corrente di polarizzazione, quindi niente buffer per canale: un solo buffer dopo il mux protegge l'hold dal kickback dell'ADC.
• Mux TMUX1108 (3 pA). Le perdite sul condensatore da 1 nF sono trascurabili nei tempi di lettura. L'ADG706 è un'alternativa equivalente: il suo datasheet non era raggiungibile, quindi ho scelto il TMUX1108 di cui ho verificato il pinout.

Stato (2026-10-14)

• Schema: ERC 0, 486 componenti.
• PCB: 140 × 120 mm, 4 strati (segnali, GND, alimentazioni, segnali). Sensori sul lato inferiore, al centro, in griglia 4×4. Elettronica di canale a gruppi sul lato superiore, logica comune in basso. J_IN a sinistra e J_OUT a destra, fori M3 agli angoli nelle stesse posizioni su ogni piano, così i piani si impilano. Non sbrogliato.
• 4 strati dovrebbero bastare; 6 strati (due piani di massa ai lati dei segnali analogici) sono da valutare se lo sbroglio dei 16 canali risulta troppo denso.
• DRC: centinaia di serigrafie sovrapposte e non connessi (KiCad si ferma a 199/499 per categoria), più 59 clearance tra componenti vicini o dentro i footprint a passo fine. Tutto atteso prima dello sbroglio.

Stima dei costi dei componenti per piano

Prezzi indicativi per 10 piani (distributori, ottobre 2026), esclusi PCB e montaggio: circa 140–170 USD per piano.

Punti aperti

• Valori di ${RF}, ${CF} e ${VBIAS} dai dati del PianoTest.
• Il gradino di test dipende dalla tensione a 3,3 V del bus: per la calibrazione assoluta misurare il 3V3, oppure sostituire il partitore con un riferimento.
• La capacità di iniezione da 0,5 pF aggiunge 0,5 pF all'ingresso di ogni canale: si può lasciare DNP dopo la calibrazione.
• Quote del footprint FPC da confrontare con il disegno XUNPU.

Footprint MIKILAB_* dalla libreria esterna MIKILAB (variabile ${MIKILAB}), non inclusa nel repository.