Clean room

Clean_room_slave_v1 — ESP32 Cleanroom Equipment Controller

An ESP32-WROOM-32 based slave controller board for cleanroom equipment, designed in KiCad with RS485/Modbus industrial communication, digitally isolated I/O, and a 220 V mains control stage. Designed by Triệu Huy Đức.

Status: design complete, pre-production review in progress — not yet released to fabrication. See Project Status below; this is deliberate, not an oversight — the review that caught the remaining issues is part of what this repo documents.

🇬🇧 English · 🇻🇳 Tiếng Việt

English

Overview

This board acts as an RS485 slave node that reads digital/analog inputs and drives a 220 V mains-side control stage (relay/TRIAC), reporting over an isolated RS485 bus back to a master controller. It was designed from schematic capture through layout to manufacturing-file export in KiCad.

Key specs

Design highlights

A few of the calculated decisions behind this board — not just "which part was used" but why, with the numbers to back it:

• RS485 fail-safe biasing recalculated. The original 4.7 kΩ bus-bias resistors gave far too little differential voltage to guarantee a defined idle state. Recomputed to 470 Ω, yielding V_AB = 300 mV against the 200 mV receiver threshold — with the resulting 56.4 Ω driver load (26.6 mA) confirmed to stay within the MAX485's rated drive capability.
• Optocoupler CTR budget corrected. The original 1 kΩ pull-up demanded 290 % CTR from the EL357 optocoupler — physically impossible. Recalculated the sink current against a 47 kΩ pull-up instead, dropping the requirement to a realistic 6.2 % CTR.
• ESP32 EN-pin reset timing tuned. Set the power-on reset RC constant to 10 ms (10 kΩ + 1 µF) per Espressif's official guidance, resolving unreliable resets on power-up.
• GPIO2 strapping divider re-derived so that V_GPIO2 stays below the 0.825 V boot-strap threshold across the entire supply voltage range, rather than at one nominal voltage only.
• ISO7721 pinout traced against the datasheet and documented explicitly — channel A runs side-2→side-1 while channel B runs side-1→side-2, a detail easy to misread that had previously led to an incorrect "fix" being applied to a circuit that was already wired correctly.

Project status

This board has not been released to fabrication yet. A self-conducted pre-production design review — built around an automated clearance checker run directly against the PCB netlist and copper geometry — found two classes of issues before any board was ordered:

• Mains ↔ SELV creepage as low as 1.335 mm, against a ~6 mm safety requirement (15 objects flagged under 3 mm).
• RS485 isolation barrier spacing as low as 0.200 mm, against a ≥1 mm target (11 objects flagged under 1 mm).
• Root cause: the KiCad project's min_clearance design rule was set to 0, so the built-in DRC was not enforcing any minimum spacing at all — a normal "DRC passed" run gave false confidence.
• Zero copper-to-copper shorts between different nets were confirmed (762/762 verified trace endpoints land on the correct net).

A coordinate-indexed remediation list was produced to guide the clearance fixes before this board goes to fabrication. The full review trail is kept in its original Vietnamese — these were written as working documents during the review itself, including the false starts and corrections along the way:

• REVIEW_TONG_THE.md — full schematic-vs-netlist design review
• KIEM_TRA_RS485.md — RS485 / isolation channel deep-dive
• KIEM_TRA_TRUOC_SAN_XUAT.md — pre-fabrication safety-clearance gate
• DANH_SACH_SUA_LAYOUT.md — coordinate-indexed copper remediation list

Repository structure

Clean_room/
├── Clean_room.kicad_pro/.kicad_sch/.kicad_pcb/.kicad_prl   top-level project, schematic, PCB, local settings
├── 220V_Control.kicad_sch     mains-side relay/TRIAC control
├── MCU.kicad_sch               ESP32-WROOM-32 core
├── INPUT_COM.kicad_sch         opto-isolated digital inputs
├── PW_SUPPLY.kicad_sch         power supply (AMS1117 LDO, etc.)
├── RS485_COM.kicad_sch         RS485 transceiver + ISO7721 isolation
├── fp-lib-table                 footprint library table (project-relative, portable)
├── lib/ProjectFP.pretty/        custom footprint library
├── OUTPUT_CLEARROOM_SLave/      BOM, CPL, Gerber + drill archive
├── REVIEW_TONG_THE.md            full schematic-vs-netlist design review (Vietnamese)
├── KIEM_TRA_RS485.md             RS485 / isolation channel deep-dive (Vietnamese)
├── KIEM_TRA_TRUOC_SAN_XUAT.md    pre-fabrication safety-clearance gate (Vietnamese)
└── DANH_SACH_SUA_LAYOUT.md       coordinate-indexed copper remediation list (Vietnamese)

Getting started

1. Install KiCad 7 or newer (project files declare schema version 7).
2. Open Clean_room/Clean_room.kicad_pro.
3. The custom footprint library resolves automatically via a project-relative path (${KIPRJMOD}/lib/ProjectFP.pretty) — no manual library configuration needed.

The ISO7721 datasheet is not bundled here (third-party copyrighted material) — see TI's ISO7721 product page instead.

License

Not yet chosen. If you'd like to reuse this design, please open an issue or contact the author first — an open-hardware license (e.g. CERN-OHL) is under consideration but not yet applied.

Author

Triệu Huy Đức

Tiếng Việt

Tổng quan

Đây là board slave điều khiển thiết bị phòng sạch, đọc tín hiệu vào số/analog và điều khiển khối 220V (relay/TRIAC), báo cáo về bộ điều khiển trung tâm qua bus RS485 cách ly. Thiết kế hoàn chỉnh từ sơ đồ nguyên lý, layout PCB đến xuất file sản xuất trên KiCad.

Thông số chính

Điểm nổi bật trong thiết kế

Một vài quyết định có tính toán đằng sau board này — không chỉ "dùng linh kiện gì" mà là tại sao, kèm số liệu chứng minh:

• Tính lại fail-safe biasing cho RS485. Trở kéo bus gốc 4.7 kΩ cho điện áp vi sai quá thấp để đảm bảo trạng thái nghỉ xác định. Tính lại còn 470 Ω, đạt V_AB = 300 mV so với ngưỡng thu 200 mV — tải driver 56.4 Ω (26.6 mA) được xác nhận vẫn trong khả năng của MAX485.
• Sửa ngân sách CTR cho opto. Trở kéo gốc 1 kΩ đòi hỏi optocoupler EL357 đạt CTR 290% — bất khả thi về vật lý. Tính lại dòng hút với trở kéo 47 kΩ, hạ yêu cầu xuống còn 6.2% CTR khả thi.
• Hiệu chỉnh thời gian reset chân EN của ESP32. Đặt hằng số RC = 10 ms (10 kΩ + 1 µF) đúng khuyến nghị chính thức của Espressif, khắc phục lỗi reset không ổn định khi cấp nguồn.
• Tính lại bộ chia áp GPIO2 để V_GPIO2 luôn dưới ngưỡng boot-strap 0.825 V trên toàn dải điện áp nguồn, thay vì chỉ đúng ở một mức điện áp danh định.
• Đối chiếu pinout ISO7721 với datasheet và ghi lại rõ ràng — kênh A đi từ phía 2 sang phía 1, kênh B đi xuôi từ phía 1 sang phía 2, chi tiết dễ nhớ nhầm từng khiến một "sửa lỗi" trước đó áp dụng sai vào một mạch vốn đã đấu đúng.

Tình trạng dự án

Board này chưa được gửi sản xuất. Một đợt design review trước sản xuất tự thực hiện — dựa trên công cụ kiểm tra khoảng hở tự động chạy trực tiếp trên netlist và hình học lớp đồng của PCB — đã phát hiện hai nhóm vấn đề trước khi đặt board:

• Khoảng hở điện lưới ↔ SELV chỉ 1.335 mm, so với yêu cầu an toàn ~6 mm (15 đối tượng dưới 3 mm).
• Khoảng hở hàng rào cách ly RS485 chỉ 0.200 mm, so với mục tiêu ≥1 mm (11 đối tượng dưới 1 mm).
• Nguyên nhân gốc: thiết lập min_clearance trong luật thiết kế của dự án KiCad bị đặt bằng 0, nên DRC mặc định không hề kiểm tra khoảng hở tối thiểu nào — một lượt chạy "DRC pass" bình thường đã tạo cảm giác an toàn giả.
• Không có chập đồng giữa các net khác nhau (762/762 đầu dây được xác nhận rơi đúng net).

Một danh sách khắc phục theo toạ độ đã được lập để hướng dẫn sửa khoảng hở trước khi board này được gửi sản xuất. Toàn bộ quá trình review được ghi lại nguyên văn tiếng Việt trong 4 tài liệu:

• REVIEW_TONG_THE.md — review toàn bộ sơ đồ nguyên lý đối chiếu netlist
• KIEM_TRA_RS485.md — soi kỹ khối RS485 và kênh cách ly
• KIEM_TRA_TRUOC_SAN_XUAT.md — cổng kiểm tra an toàn khoảng hở trước sản xuất
• DANH_SACH_SUA_LAYOUT.md — danh sách khắc phục lớp đồng theo toạ độ

Cấu trúc repo

Xem mục Repository structure ở phần tiếng Anh phía trên — cấu trúc thư mục giống nhau.

Bắt đầu

1. Cài KiCad 7 trở lên (file dự án khai báo schema version 7).
2. Mở Clean_room/Clean_room.kicad_pro.
3. Thư viện footprint tự động phân giải qua đường dẫn tương đối theo dự án (${KIPRJMOD}/lib/ProjectFP.pretty) — không cần cấu hình thủ công.

Datasheet ISO7721 không đính kèm trong repo (tài liệu bản quyền bên thứ ba) — xem tại trang sản phẩm ISO7721 của TI.

Giấy phép

Chưa lựa chọn. Nếu bạn muốn tái sử dụng thiết kế này, vui lòng mở issue hoặc liên hệ tác giả trước — đang cân nhắc giấy phép phần cứng mở (ví dụ CERN-OHL) nhưng chưa áp dụng chính thức.

Tác giả

Triệu Huy Đức