Stand

DekatronPC

Ламповый компьютер на декатронах А110 с системой команд Brainfuck. Счётчики машины — реверсивные декатроны: они умеют ровно то, что нужно Brainfuck, — прибавить и отнять единицу. Логика вокруг них — вакуумные лампы 6Н16Б и 6Ж2Б, без кремниевых полупроводников в вычислительном тракте.

A vacuum-tube Brainfuck computer built around A110 dekatron counting tubes. RTL in SystemVerilog, an FPGA emulator for blocks not yet built, requirements and microarchitecture docs in Russian.

Машина

Адреса и данные хранятся в BCD прямо так, как их показывают декатроны: память адресуется тетрадами без перевода в двоичный код. Цикл просматривается самой линией выборки: при [ с нулевой ячейкой или ] с ненулевой IP проматывается до парной скобки, счётчик Loop считает вложенность.

Конфигурация счётчиков проверена на наборе из ста реальных программ с GitHub — Brainfuck-100 в сабмодуле bfutils: в 5 + 2 + 5 + 3 декатрона помещаются 97 программ из 100.

Система команд

Один 4-битный набор, режимов нет (ISA16, doc/isa16.md). Коды 0x0…0xA — Brainfuck.

Промотка считает [ ] и { } вместе, поэтому вкладывать один вид в другой нельзя. Аппаратный сброс ставит IP = 99990 и запускает загрузчик 0<{0<} … LD из верхней декады памяти программ, защищённой от записи (очистка памяти данных и загрузка с адреса 0); программный сброс обнуляет все счётчики, в том числе IP. EOT запускает программный сброс. Полная семантика, MemLock и ленивое чтение памяти данных — в TRS.md, разделы 6–10.

Документы

Репозиторий

Блоки Dekatron.sv, DekatronPulseAllow, DekatronCarrySignal, InsnDecoder, BcdToBinEnc в тракте памяти и папка rtl/[DEPRECATED] — старый тракт, подлежит удалению (TRS, раздел 19.4).

Сборка и проверка

git clone --recursive https://github.com/radiolok/dekatronpc.git
cd dekatronpc
git submodule update --init       # если клонировали без --recursive

docker build -t dekatron-pc .     # Verilator, Icarus, Yosys, cocotb — то же окружение, что в CI
# Quartus собирается отдельно: ./rtl/run/build_fpga.sh, CI — .github/workflows/fpga.yml

Полная сборка DekatronPC и эмулятора в Verilator и синтез — тяжёлые задачи; на слабой машине начинайте с одиночных целей на Icarus. CI: .github/workflows/ (docker-image.yml, fpga.yml, web.yml, pages.yml).

Состояние

Версия требований — TRS v0.53 (2026-11-04).

• Готово в RTL: ISA16, модель декатрона и счётчик с завершением операции в такте приёма, IpLine / ApLine / MachineCtrl с предвыборкой и MemLock, банковая память, загрузчик в верхней декаде, терминал по UART.
• Проверка: golden model bfutils/dpcrun совпадает с RTL шаг в шаг (pi.bfk — 221 386 шагов, вывод 3.141); cocotb, Icarus, Verilator, синтез и симуляция нетлиста (в том числе с задержками ламп из SPICE) идут в CI; есть симулятор в браузере.
• Ламповые ячейки (NOR, NAND, AOI, защёлки, триггеры) рассчитаны в SPICE и нарисованы в KiCad; на железе подтверждены только отдельные измерения (ёмкость ламп, блок питания).
• Открыто: OPEN-001 (предел AP), OPEN-007 (BELL), OPEN-011, OPEN-012, OPEN-013/014 (тайминги декатрона), OPEN-018. Следующие этапы: P&R-инструмент (REQ-PR-*), платы модуля декатрона, испытательный стенд, ферритовая память, первые ламповые модули.

Полный чек-лист — в TRS.md, разделы 19–22.