Minidrone fc

minidrone_fc — ミニドローン制御基板 KiCadプロジェクト

1S LiPo / 8520コアレスモーター×4 / 目標58g・上限70g

回路図は生成済みです。手で描く必要はありません。

1. 使い方

1. このフォルダごと D:\KicadProjects\ などに置く（D:\Kicad の中には置かないでください。KiCad更新時に消える可能性があります）
2. minidrone_fc.kicad_pro をダブルクリック
3. 回路図（.kicad_sch）を開く

KiCad 10で開くとファイル形式の変換確認が出ます。 このプロジェクトはKiCad 7形式で生成されているためです。 「はい」で変換してください。以後は10形式で保存されます。

2. 最初にやること: XIAOのフットプリント設定

U1のフットプリントは意図的に空欄にしてあります。 XIAOはKiCad公式ライブラリに含まれず、環境によってライブラリ名が 変わるため、こちらで決め打ちできませんでした。

手順:

1. https://github.com/Seeed-Studio/OPL_Kicad_Library をZIPで取得
2. 展開し、Seeed Studio XIAO Series Library/ 内の .kicad_sym を 設定 → シンボルライブラリを管理 から追加
3. フットプリントは .pretty フォルダに入っていないと認識されません。 単体の .kicad_mod ファイルの場合は Seeed_XIAO.pretty という フォルダを作って中に移動してから、 設定 → フットプリントライブラリを管理 で追加
4. 回路図でU1を選択 → E キー → Footprintフィールドに Seeed_XIAO:XIAO-ESP32C3-SMD のような実際の名前を入力

U1のシンボル自体はこのプロジェクト内の minidrone.kicad_sym に 同梱してあるので、シンボルライブラリの導入は必須ではありません。 必要なのはフットプリントだけです。

3. 検証済みの内容

このプロジェクトは生成後、KiCadのエンジン（kicad-cli）で 以下を実機検証しています。

つまり、書き出したネットリストが設計表と1本残らず一致することを 確認済みです。回路図の入力ミスはありません。

4. 設計資料からの変更点

基板化の過程で判明した誤りを訂正しています。

5. ピン割り当て（ESP32-C3の制約を反映済み）

A0はD0と同一ピンです。 そしてGPIO2はストラッピングピンなので、 電圧センスはD1（GPIO3）に置いてあります。またESP32-C3のADC2は Wi-Fi動作中に使えないため、ADC1に属するピンでなければなりません。

D7をIMU割り込みに使っているので、将来UART受信機を追加する場合は 再割り当てが必要です。

6. 次の手順（基板レイアウト）

1. Eeschemaで ツール → フットプリントを割り当て を開き、U1だけ設定
2. 検査 → エレクトリカルルールチェック(ERC) を実行
3. ツール → 基板エディタで基板を更新
4. 基板の外形（Edge.Cuts）を35×35mmで描く
5. 配置は以下の順序で。この順序が重要です
   • モーターパッド J2〜J5 を四隅に
   • Q1〜Q4 と D1〜D4 を対応するパッドの直近（5mm以内）に
   • C3〜C6 を各Qの直近に
   • U1を中央、USB-Cが基板端から出る向きに
   • U2を裏面中央、モーター電流経路を避けた位置に
6. デザインルール: 最小クリアランス0.2mm、最小トレース幅0.25mm、 ビア0.6mm/ドリル0.3mm
7. VBATとGNDはトレースではなく**ベタ（カッパープアー）**で。 6.5Aには1oz銅で約4.0mm幅のトレースが必要で、35mm角では引けません
8. M_FL〜M_RRは1.0mm幅以上

レイアウトで最も重要な点

フライバックループの面積を最小化してください。 モーターOFFの瞬間、逆起電力が モーター → D → VBAT → モーター を 流れます。このループが囲む面積がそのままノイズの放射源になり、 MPU6050の読み値を汚します。D1〜D4は必ずモーターパッドの真横に、 ビアを挟まずに配置してください。

7. 未検証事項

• XIAOフットプリントの実寸: Seeedのライブラリで裏面パッドや サーマルパッドの欠落が報告されています。実物を基板に当てて 確認してください
• MPU6050のQFN-24実装: 手はんだは難度が高めです。困難なら GY-521完成基板（+1〜2g）に戻す判断もあり得ます
• フレーム側の穴位置: モーターパッドの座標はフレーム設計と 同時に決める必要があります。基板レイアウトの前にフレーム寸法を 確定させてください
• ガーバー出力は未実施: 発注前にDRCとガーバービューアでの 目視確認を必ず行ってください

8. rev2 での修正（ERC結果を反映）

初版に対してERCを実行した結果、エラー3件・警告137件を修正しました。

lib_symbol_mismatch について

これは動作に影響しない表示上の警告です。KiCad 7の回路図フォーマットが extends を受け付けないため、生成側で展開する必要がありました。

解消したい場合は、KiCad 10で ツール → シンボルをライブラリから更新 を実行してください。 埋め込みコピーがKiCad 10のライブラリ版に置き換わり、警告が消えます。 接続には影響しません。

修正後の検証結果

• 回路図・基板ファイルの読み込み: 成功
• ネットリスト照合: 全22ネット・96接続点が完全一致
• ワイヤ端点198点・ラベル99点・no_connect16点: すべてグリッド上（off-grid 0）
• BOM部品数: 37点（PWR_FLAG 3点はBOM除外）

9. rev2.1 での変更（2026-09-19）: 昇降圧DC-DC追加 + 4層化

9.1 なぜ必要だったか — 電源の設計欠陥

改訂前の電源経路は次のとおりでした。

VBAT (3.0-4.2V) --[D5 SS24, 約0.4V drop]--> VMCU --> U1(XIAO) pin14 "5V"
                        XIAO内蔵LDO --> +3V3 --> U2 GY-521, U3 BMP280

この基板には昇圧素子が1つもありません。 そのため電池電圧が 「3.3V + LDOドロップアウト」を下回れば、3V3 レールは必ず追従して下がります。

8520コアレスモーター4個で 6.5A を引くと電池は 3.7V→3.4V 程度に沈み、 そこから D5 の 0.4V を引いて VMCU ≈ 3.0V、さらに XIAO 内蔵 LDO の ドロップアウトを引くと 3V3 は 2.8〜2.95V。 ESP32-C3 の動作下限 3.0V を公称電圧ですら下回っており、 スロットルを上げた瞬間に MCU がリセットする状態でした。

D5 が 0.4V を捨てていたのが最大の要因です。

9.2 対策 — TPS63002 昇降圧DC-DC の挿入

VBAT --> U4 TPS63002 (昇降圧, 5V固定) --> [D5 SS24] --> VMCU --> XIAO 5Vピン
             |                                              XIAO内蔵LDO --> +3V3（変更なし）
             +-- L1 2.2uH, C10 10uF(in), C11 22uF(out), C12 0.1uF(VINA)

• 電池が 3.0V まで落ちても出力5V固定。D5 で 0.4V 落ちても 4.6V が XIAO に入る。 内蔵LDO が 3.3V を作るのに必要なのは 3.5V 程度なので余裕1V以上
• 3.3V を XIAO の 3V3 ピンに逆流注入せず、XIAO が本来想定する "5V" ピンから 入れているので、内蔵LDO と競合しない
• +3V3 ネット（GY-521・BMP280）は一切変更していません
• D5 は流用。向きも不変で、上流が VBAT から V5V に変わっただけ
• 効率は昇圧90%×LDO66%＝約60%だが、MCU消費0.33Wに対しモーターが24Wなので 損失増は全体の0.75%

9.3 4層化

改訂前は 6.5A を 0.6mm トレースで流していました。内層プレーン全面に変更。 GND スティッチングビアを 133本、衝突判定付きで自動配置しています。

9.4 U4 のローカルクリアランス 0.1mm について

VSON-10 は 0.5mm ピッチ・パッド幅 0.28mm でパッド間が 0.22mm しかなく、 VBAT が属する Power ネットクラスの 0.25mm 要求を物理的に満たせません。 Power の 0.25mm はモーター大電流の配線・ベタ向けポリシーであり、 ファインピッチ IC のピン間に適用する意図ではないため、 U4 のフットプリントにローカル上書きを設定しています。 JLCPCB の製造限界は 0.1mm なので 0.22mm は十分製造可能です。

9.5 検証結果

検証は kicad-cli pcb drc / kicad-cli sch erc で実施しています。 KiCad MCP の run_drc は未接続アイテムを検査しないため、 発注前の最終確認は必ず kicad-cli か GUI の DRC で行ってください。

9.6 まだ残っている課題

• 未配線1件: GND ベタの孤立島が1つ残っています（改訂前は4件）。 電気的な害はありませんが、気になる場合は GUI で該当箇所を確認してください
• シルク警告 29+3件: 新規部品 C10/C11/C12 のリファレンス文字が 隣接銅箔に重なります。この一角は部品とビアで埋まっており逃がす余地が ありませんでした。JLCPCB はパッド上のシルクを自動クリップします
• Gerber / BOM / 実装座標は再出力していません。 4層基板として 出力し直す必要があります
• 実機でのブラウンアウト解消は未検証です

9.7 改訂前の状態に戻すには

改訂前 (rev2) の状態は最初のコミットにそのまま記録してあります。 タグ rev2 / rev2.1 から参照できます。

git show rev2 --stat      改訂前の内容
git diff rev2 rev2.1      今回の改訂差分

git 導入前に使っていた手動チェックポイント (*.before-gy521, *.before-4layer など) とローカルのフルバックアップは、履歴で代替できるため追跡対象外にしています (.gitignore 参照)。

詳細な作業記録は docs/superpowers/plans/2026-09-19-buckboost-and-4layer.md。