CMOS 4BIT ADDER SUBTRACTOR v2

BitWise

Какво представлява проектът?

Проекът представлява бинарен калкулатор способен за събира и изважда две 4-битови числа, използвайки CMOS транзисторна архитектура. Проектът демонстрира имплементация на пълни суматори (full adder) и XOR логически порти (XOR gate) на транзисторно ниво. Основна цел на проекта е да демонстрира как работят компютрите на ниско ниво и да служи като средство за опознаване на основите на цифровата схемотехника.

Процес на разработка

Създаване на прототип чрез BJT транзистори
Проектиране на CMOS версия в KiCAD
Създаване на печатна двуслойна печатна платка за целите на проекта
Ецване на платката

BJT версия на проекта

Първата итерация на проекта е реализирана варху печатна платка, ецната в домашни условия. Този версия на калкулатора е способна да събира две 4-битови числа, използвайки BJT транзистори. За извършване на операцията събиране са използвани един полусуматор (half adder) и 3 пълни суматора (full adder).

CMOS версия

CMOS версията на проекта е способна да събира и изважда две двоични числа чрез PMOS и NMOS транзистори.
Разполага с 4 пълни суматора
Използва 4 XOR порти и контролен сигнал за превключване между събиране и изваждане.

Как работи?

BitWise разполага с 4 пълни суматора, които извършват операцията събиране
Всеки суматор има 3 входа : Ain, Bin и Cin (carry in - преносен бит)

Как изважда?

Операцията изваждане се реализира чрез two’s complement на входа B.
A - B = A + (~B + 1)

Калкулаторът разполага с 4 XOR порти. Всяка порта приема B вход и контролен сигнал ADD/SUBTRACT. Когато този сигнал е в логическо ниско ниво (0), входният B бит остава непроменен. Когато контролният сигнал е в логическо високо ниво (1), входният бит се инвертира. По този начин се постига one’s complement.
За да се осъществи two’s complement, преносният бит на първия суматор е свързан с контролния сигнал.

[!NOTE] Това позволява реализирането на две операции с един и същ хардуер.

Симулация във falstad

Проверка на логическата схема
Проверка на поведението на отделните сегменти (full adder, XOR gate)
Тестване на изваждането чрез контролен сигнал