Esp32-c6-mini-1 ref v1 0

산업용 스마트 콘센트 학습 프로젝트

KiCad 10으로 다음 세 PCB의 Rev A 회로도를 관리한다.

• controller/: ESP32-P4X + ESP32-C5, USB HS 가상 LAN/웹·영상 중계, Wi-Fi + 920 MHz 이중 무선
• camera/: ESP32-P4X + ESP32-C5, MIPI CSI 카메라, Wi-Fi 영상(목표 720p30+)과 센서 hard power-cycle
• outlet/: 220–230 Vac 3구/합산 10 A, 전체·구별 전류와 입력전압 계측, 기본 OFF 릴레이 제어

각 폴더에는 .kicad_sch, ERC 보고서, 검토용 PDF/PNG와 설계감사용 CSV BOM이 있다. 이 CSV는 JLC에 바로 올리는 생산 BOM이 아니다. 실제 PCB 배치가 끝난 뒤 JLC 형식 BOM과 CPL(좌표·회전·면)을 별도로 생성해야 한다. tools/generate_schematics.py로 회로도를 재현하고 tools/verify_netlists.py로 제조사 물리 핀 번호와 실제 net 연결의 drift를 검사한다.

호스트 Python 도구는 python -m pip install -r requirements-tools.txt로 같은 버전을 맞춘다. openEMS는 simulation/antenna/setup_openems.ps1가 만드는 별도 환경을 사용한다.

현재 상태

• 세 회로도 모두 KiCad ERC 0 violation이며 제조사 물리핀·BOM·release gate와 custom courtyard를 고정한 1069개 자동검사도 통과했다. TPD2EUSB30 physical pin, self-powered USB raw-VBUS 감지, P4 USB-HS/C5 tuning reserve와 AP62200T EN 절대최대 위반을 수정하고 회귀검사를 추가했다.
• Controller와 camera는 P4X Rev 3+ 기준이다. raw VBUS는 GPIO49 분압기로 감지하지만 attach/detach threshold·온도 시험 또는 comparator 결정, USB 전력정책, P4X 재고 0개와 camera MIPI connector/RESET 실물 확인은 아직 release blocker다.
• Outlet은 3구·절연 계측 구조다. ATM90E36A PM0/PM1은 잘못된 fixed-high 대신 LOW/Idle로 강제해 현재 계측·relay ARM을 금지했다. CT burden/clamp, default-low 시작 시퀀서, 단자·QF1·CT 1차 도체, 절연 PCB layout, calibration과 안전시험은 release blocker다.
• 주요 부품에는 LCSC 번호와 실제 JLC/LCSC 재고 확인일을 기록한다.
• 일반 R/C는 JLC Basic 0603/0805를 우선하고, 같은 부품을 세 보드에서 재사용한다.
• 콘센트 PCB의 입력·출력 단자와 외부 2극 차단기 footprint는 의도적으로 비워 두었다.
• firmware source는 아직 없다. TinyUSB GPIO49 monitor, lease/replay, watchdog, reconnect와 영상/안전 task 분리는 검증된 구현이 아니라 다음 단계의 명시적 firmware 계약이다.
• KiCad 회로 생성기는 script별 결정론적 UUID를 사용해 같은 입력이면 .kicad_sch가 byte-stable하다. XML netlist의 export 시각과 KiCad PDF의 실행시각 metadata도 각각 고정해 동일 export의 SHA churn을 제거한다.

outlet/은 안전 검토용 초안이다. 정격 부하, 차단기, 단자, 버스바/배선, 절연거리, 외함 및 KC 시험 경로가 확정되기 전에는 제작하거나 220 Vac에 통전하면 안 된다. 구체적인 release gate는 docs/03_safety_release_gates.md에 있다.

현재 설치된 KiCad는 10.0.0이다. 생산 산출물 전에는 10.0.6 이상 같은 patch 버전으로 통일하고 ERC·netlist·BOM·DRC를 전부 다시 생성한다.

문서 순서

1. docs/00_system_baseline.md — 시스템과 사용자 인터페이스 기준
2. docs/01_part_selection.md — JLC/LCSC 중심 핵심 부품 선정
3. docs/02_interfaces_and_pinmap.md — 펌웨어 계약용 핀맵
4. docs/03_safety_release_gates.md — 제작·통전 금지 조건
5. docs/04_design_rationale_emi_si.md — 회로 결정 이유와 PCB 배치/EMI/SI 기준
6. docs/05_jlcpcb_handoff.md — BOM, 실장비 및 주문 전 점검
7. docs/06_reference_sources.md — 원형 reference와 제조사 datasheet
8. docs/07_official_design_review.md — 공식문서 재감사, 전압·전류 계산과 KiCad/ngspice 결과
9. docs/08_jlcpcb_pcba_inventory_and_cpl_audit.md — JLC 재고·BOM/CPL·회전 감사
10. docs/09_lifecycle_and_datasheet_audit.md — 현 설계의 부품 수명주기와 최신 release blocker
11. docs/10_visual_design_guide.md — 그림으로 읽는 전체 시스템·안전·통신·EMI/SI 설명서
12. docs/11_enclosure_design_guide.md — 3D 프린트 외함·분할·RF·조립·안전 시각 가이드
13. docs/12_whole_design_audit.md — 확정 수정, 검증 결과와 함께 결정할 설계 선택지
14. docs/13_antenna_openems_study.md — openEMS 안테나 민감도·배치 해석과 LibreVNA 상관 계획

별도 simulation/ 폴더에는 production 회로도를 건드리지 않고 만든 저전압 fail-off testbench, 실행 netlist, 결과 vector·그래프가 있다. 이 simulation은 220 Vac 안전 검증을 대체하지 않는다. simulation/antenna/에는 openEMS 기반 920 MHz·2.4/5 GHz surrogate 해석, Touchstone 결과와 재현 스크립트가 있다. 실제 PCB와 antenna MPN 전에는 RF 양산 성능을 뜻하지 않는다.

mechanical/freecad/에는 세 외함의 JSON+Python 생성 원본, native FreeCAD BREP snapshot, 개별/조립 STEP, 12개 출력 STL과 KiCad 10 → STEP → FreeCAD 단방향 시험이 있다. 기존 OpenSCAD는 치수·체적 회귀 기준과 preview용으로 유지한다. Outlet 모델은 어떤 형식이든 무전원 목업 전용이다.